Projekt: TestSimpleLed

Im diesem Abschnitt wird eine einfache Testbench für das erste Projekt erstellt. Eine Testbench ist eine Testumgebung für ein FPGA oder ein Modul daraus.

Wenn man ein VHDL-Modul spezifiziert, beschreibt man eigentlich nur, wie dieses Modul reagieren soll, wenn es auf eine bestimmte Weise stimuliert wird.

Genau dieses Verhalten ist zu testen. Dazu benötigt man eine Testbench. Die Testbench stellt die Stimuli zur Verfügung und überprüft, ob das zu testende Modul (UUT = „unit under test“) auch genau so reagiert, wie spezifiziert worden ist.

Die Testbench ist also die in VHDL gegossene Spezifikation inklusive deren Überprüfung. Wie wir später noch sehen werden, ist die Testbench nicht nur genauso wichtig wie der operative Code des FPGAs sondern auch in etwa genauso aufwändig in der Erstellung.

Die Testbench dient einzig der Simulation und testet darin die UUT. Der Testbench-Code wird also nicht auf das FPGA geladen und enthält damit zum Beispiel die Möglichkeit, Texte und Daten auf die Konsole oder in eine Datei auszugeben.

Neu in diesem Projekt

• Testbench erzeugen
• Testbench anpassen
• Test durchführen 

Weiter zur Vorbereitung